Family fist
2 family member for:
JP7297494
Derived from 1 application.

1 MANUFACTURE OF THIN FILM TRANSISTOR Publication info: JP3406681B2 B2 - 2003-05-12 JP7297404 A - 1995-11-10

Data supplied from the esp@cenet database - Worldwide

MANUFACTURE OF THIN FILM TRANSISTOR

Patent numbers

JP7297404

Publication dates

1995-11-10

Inventors

FUKUDA KAICHI

Applicant:

TOKYO SHIBAURA ELECTRIC CO

Classification:

- Internationals

G02F1/136; H01L21/31; H01L21/336; H01L29/786;

G02F1/13; H01L21/02; H01L29/66; (IPC1-7):

H01L29/786; G02F1/136; H01L21/31


- european:

Application number: JP19940084223 19940422 Priority number(s): JP19940084223 19940422

Report a data error heri

Abstract of JP7297404

PURPOSE:To make etching rate of a channel protective film faster than that of a gate insulating layer by adjusting the product of the gas pressure at the time of forming a channel protective film and the interval between discharge electrodes to a specific multiple of the product of the gas pressure at the time of forming the gate insulating layer and the interval between discharge electrodes. CONSTITUTION: When the SiNX film 7 of a gate insulating layer 4 is formed, the gaspressure Pg and Interval Dg between discharge electrodes are respectively adjusted to 3.5Torr and 14mm and, when the SIN film of a channel protective layer 6 is formed, the gas pressure Pc and interval Do between electrodes are respectively adjusted to 2.5Tor and 14mm. Thus the product (PcXDc=60Torr.mm) of the gas pressure Pc and interval Dc at the time of forming the SIN film of the channel protective layer 6 is made about 1.2 times (1.1-6 times) larger than that (PgXDg=49Torr.mm) of the gas pressure Pg and interval Dg at the time of forming the SIN film of the gate insulating layer 4. From the relation between the product of the gas pressure and interval of discharge electrodes, the etching rate of the SiNX film 7 can be made faster than that of the SiNX film 4.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP)

四公開特許公報 🔊

(11)特許出頭公開署号

特開平7-297404

(43)公開日 平成7年(1995)11月10日

(51) Int. Cl. * 識別記号	FI
H01L 29/786	
GOZF 1/136 500	
HOIL 21/81 905 6-41	HOIL 29/78 311 N
	21/31 C 審査請求 未請求 請求項の数2 OL (全8頁)
(21)出願番号 特顯平6-84223	(71)出職人 000003078
(22)出題日 平成6年(1994)4月22日	株式会社東芝 神奈川県川崎市幸区堀川町72番地
	(72)発明者 福田 加一
	神奈川県横浜市磯子区新杉田町8番塘 株式会社東芝横浜事業所内
	(74)代理人 弁理士 大胡 典失


(54) 【発明の名称】薄膜トランジスタの製造方法

(57) 【契約】

【目的】 プラズマCVD法により同一反応室でゲート 絶縁層、このゲート絶縁層と同一組成のチャネル保護層 を成膜しても、十分なエッチング選択性をもたせること を目的とする。

【構成】 プラズマCVD法によりゲート絶縁層、半導体活性層およびゲート絶縁層と間一成分のチャネル保護層を積層成膜する薄膜トランジスタの製造方法において、そのゲート絶縁層、半導体活性層およびチャネル保護層を同一反応室で連続的に積層成膜し、チャネル保護層を成膜するときのガス圧力Peと放電電極間隔Deとの積Pc・Dcをゲート絶縁層を成膜するときのガス圧力Pgと放電電極間隔Dgとの積Pg・Dgの1.1倍ないし6倍にした。

【効果】 生産性を向上させることができる。



3:等10~1)上級者 4:等20~1)上級者 5:17高質シリコン擬 8:4水4ル保護者

【特許額求の短閱》

【請求項1】 プラズマCVD法によりゲート絶縁問、 半導体活性層および上記ゲート絶縁層と同一成分のチャネル保護層を積層成膜する薄膜トランジスタの製造方法 において、

上記ゲート絶縁圏、半導体活性層およびチャネル保取口を同一反応室で連続的に積層成膜し、上記チャネル保取層を成膜するときのガス圧力Pcと放電電極間隔Dcとの積Pc・Dcを上記ゲート絶縁層を成膜するときのガス圧力Pgと放電電極間隔Dgとの積Pc・Dcの1・1倍ないし6倍にしたことを特徴とする薄膜トランジスクの製造方法。

【請求項2】 プラズマCVD法によりゲート絶録□、 半導体活性層および上配ゲート絶縁層と同一成分のチャ ネル保護層を積層成膜する薄膜トランジスタの製造方法 において、

上記ゲート絶縁圏、半導体活性圏およびチャネル保設口を同一反応室で連続的に積層成蹊し、上記チャネル保証 圏を成膜するときのガス圧力Pt を上記ゲート絶縁圏を 成膜するときのガス圧力Pg よりも0.05Torrないし 20 4Torr高くしたことを特徴とする薄膜トランジスタの図 適方路。

【発明の詳細な脱切】

KE 0 0 0 1

【産業上の利用分野》この発明は、アクティブマトリックス型液晶表示素子のスイッチング素子などに用いられる薄膜トランジスタの製造方法に関する。

(8000)

【従来の技術】液晶を用いた表示案子は、テレビ経験や グラフィックディスプレイなどを指向した大容良、高密 度化の点から、たとえばラピングによる配向処理が施さ れた2枚の基板を、配向方向が互いに90°をなずよう に平行に対向配置し、この対向基板間にネマチックタイ プの液晶組成物を挟持させた、いわゆるツイストネマチ ック型(TN型)のアクティプマトリックス型液晶資母 案子が注目されている。 このアクティブマトリックス型 液晶表示器子では、クロストークのない高コントラスト の表示が得られるように各画案の駆励および制御を半り 体スイッチング案子でおこなう方式が採用されている。 その半導体スイッチング案子としては、透過型の表示が 40 可能であり、また大面積化が容易であるなどの理由が ら、透明絶縁基板上に形成された非晶質シリコン(a-SI)系の薄膜トランジスタ(TFT)が用いられてい る。しかもこのa-SI 茶のTFTには、半導体活性口 であるa-Si膜を挟んで、下層にゲート電紅、上口に ソース電極およびドレイン電極の配置された逆スタダー ド構造が多く用いられている。

【0003】この逆スタガード構造a-Si系のTFT として、ゲート絶縁圏である空化シリコン (Si Na) 膜上に順次半導体活性圏である a-Si 殿、チャネル保 50 護暦であるSIN。 段、低抵抗半導体門である臼(P)ドープa-Si 膜を積凹し、これらゲート絶録門のSIN 段、a-Si 段、チャネル保証門のSIN 口、Pドープa-Si 膜を挟んで、下間にゲート電気、上口にソース電極およびドレイン電접の配口されたα-SI 口のTFTがある。

【0004】このa-SI 系のTFTのゲート絶録日のSIN 町、a-SI口、チャネル保留日のSIN 町、Pドープa-SI町は、従収、一取に6~8以のガラス絶録基板をトレイに搭口し、このトレイを収配して連続処理するインライン式プラズマCVD装口により成取されている。

[00:05]

【発明が解決しようとする課題】 上径のように、アクテ ィブマトリックス型液晶衰汞原子は、半耶件スイッテン グ案子として8-SI 系のTFTが用いられている。 貸 交、このa-Si系のTFTのゲート絶像日のSi №a 取、a-Si D、チャネル保配口のSi N。 C、Pドー プaーSi 膜などは、一庭に6~8枚のガラス絶縁び行 を搭伐したトレイを設選して違紋処理するインライン会 プラズマCVD装置により浮戯されている。 しかしこの インライン式プラズマCVD装配松、凸茂砼に松立ぐの ているが、装置が巨大で大名な鎌口スペースが必以でる る。また搬送トレイにも風が付むし、この付着風が口が れてパーティクルの原因と恋り、歩個が低下する。を多 に装置内壁に付着した鎖の剝がれを防止するために、位 期的に装置の稼働を停止して冷憩し、タリーニングで窓 こなう必要がある。そのため、無行の数値率が低い念ど の問函がひる。

【0006】ところで、半耶体章子図過の分野で蛇、トレイを用いることなく基板のみを録配して。一つの反応室で1枚づつ基板を処理する枚章プロセスが主称と称っている。通常この枚章プロセスで蛇、成員とプラズマエッチングによる反応室のクリーニングとを交互に周翊筠に沿こめっている。

【0007】そこで、近年、大型ガラス・地段基板を関いるa-Si系のTFTの銀道に、この枚章プロセスを印入する開発が進められている。この枚章プロセスでは、その処理装印(枚葉式プラズマCVD装印)を小型化でき、設配スペースを小さくすることが可能である。立たトレイを用いることなく基額のみを設定するので、パーティクルの発生を抑制できる。さらにプラズマエッチングにより反応室をクリーニングすることにより、パーティクルを低減できるばかりでなく、装印の総領等の大口な向上が見込まれる。

【0008】ところで、このような牧野式プラズマCVD装団と の生産能力をインライン式プラズマCVD装団と 何等以上にするためには、成取遊配をインライン式プラ ズマCVD装置での成膜速配の10倍以上とし、かつ口 次積層する異なる種類の利息を同一反応数で連定的に必 膜することが要求される。たとえば上記TFTのゲート 能録層のSiN、限、a-Si膜、チャネル保護層のS iN、膜を同一反応室で成膜することが必要である。 【0009】 通常インライン式プラズマCVD装置で は、異なる種類の薄膜は、それぞれ異なる反応室で成取

【0009】通常インライン式プラズマCVD芸型では、異なる種類の薄膜は、それぞれ異なる反応室で成取する。そのため、ガラス絶縁基板の温度は、各薄膜に応じた温度に独立に制御することが可能できる。

【0010】一方、チャネル保護層は、そのSIN III を成膜したのち、フォトリソグラフィにより弗酸(H F) 溶液を用いてエッチング加工するので、同一成分か 10 らなるゲート絶縁層のSIN、膜をエッチングしないよ うに、十分なエッチング選択性をもたせることが必要で ある。このようなエッチング選択性をもたせるために、 - 従来のインライン式プラズマCVD装置では、チャネル 保護層のSIN、膜を成立するときのガラス絶縁基板の 温度を、ゲート絶録層のSIN、膜を成膜するときの対 ラス絶縁基板の温度よりも50℃程度低くして、速いエ ッチング速度でチャネル保護層を加工するようにしてい る。しかし枚菜式プラズマCVD装篋により、同一反応 室でゲート絶縁層のSi Na 殿、a-Si 殿、チャネル 20 保護層のSIN、膜を連続的に成職するときは、上記イ ンライン式プラズマCVD装置で成膜するように、ガラ ス絶縁基板の温度を変えると、生産性が低下する。した がって一定の温度でゲート絶縁層のSIN。 顧、a-S I 殿、チャネル保護圏のSIN。膜を成膜しなければな らない。

【0011】この発明性、上記問題点に鑑みてなされたものであり、プラズマCVD法により同一反応室でゲート絶縁層、半導体活性層およびゲート絶縁層と同一成分のチャネル保護層を成膜しても、チャネル保護層のエッ 30 チング加工に対して、十分なエッチング選択性をもたせることができるTFTの製造方法を得ることを目的とする。

(0012)

【課題を解決するための手段】プラズマCVD法により ゲート絶縁圏、半導体活性圏およびゲート絶縁層と同一 成分のチャネル保護層を積層成膜する薄膜トランジスタ の製造方法において、ゲート絶縁圏、半導体活性圏およ びチャネル保護層を同一反応室で連続的に積層成膜し、 チャネル保護層を成膜するときのガス圧力Pc と放電回 40 極間隔Dc との額Pc ・Dc をゲート絶縁層を成膜する ときのガス圧力Pg と放電電極間隔Dg との額Pg ・D g の1.1 倍ないし6倍にした。

《0013》また、チャネル保護層を成膜するときのが ス圧カPc をゲート絶縁層を成膜するときのガス圧カP g よりも0.05Torrないし4Torr高くした。

. (0014)

【作用】上記のように、チャネル保護層を成膜するとむのガス圧力Pc と放電電極間隔Dc との和Pc・Dc むゲート絶縁層を成膜するときのガス圧力Pg と放電電板 50

間隔Dg との稂Pg ・Dg の B. 1 倍ないし6 倍するか、または、チャネル保護層を成譲するときのガス胚カPc をゲート絶縁層を成譲するときのガス圧力Pc とりも0.05Torrないし4 Torr高くすると、フォトリソグラフィ法により、チャネル保護層をエッチング加工するときのエッチング速度をゲート絶録層のエッチング遊びよりも速くすることができる。それにより、チャネル環境層をエッチング加工するとら、ゲート絶録層のエッチングを抑制することができ、十分にエッチングの選択途をもたせることができる。

[0015]

【実施例】以下、図面を参照してこの発明を実施例に^② づいて説明する。

【0016】図1にその一実施例に係るアクティブマト リックス型液晶表示素子のスイッチング原子として穏い られるTFTを示す。このTFTは、ガラス絶録基項1 の一主面上に形成されたモリプデンータンタル (Mo ー Ta) からなる所定形状のゲート包訂2と、このゲート 電極2を担うようにガラス絶倒基質1上に形成された[] 厚 0. 3 μ n の酸化シリコン (S1 On) 風からなる□ 1のゲート絶縁層3と、上径ゲート公配2に対応してこ のゲート絶録膜3上に形成された原口®. 05 µD のS IN、腹4からなる所定形状の印2のゲート絶録口と、 このS1 N。 頤4上に形成された順口 @. 05 μロ の ロ -SI 膜5からなる所定形状の半型体括性口と、このロ -SI 腹5上に形成された顔原 0. 3 uo のSI N。 🖸 からなる所定形状のチャネル保留口ると、このチャネル 保護層 6 および上記 a — S1 図 5 上に形成された図口 0. 05 µ0 のPドープα-SI 口?からなる所定ほぼ の低抵抗半導体間と、このPドープローSI 口7上のソ ース領域およびドレイン領域にそれぞれ形成されたクロ ム (Cg) またはアルミニウム (Al) からなるソース 電極8およびドレイン電紅8と、上配チャネル領域のチ ャネル保護層6、ソース億額8名とびドレイン運町9億 ijうSi N. 膜からなる絶縁保御口10とから和麻され ている。そのソース電灯8位、ゲート地景口3上に和口 形成された I TO (Indian Tie Onlde) からなる画際〇 □11に放放されている。

(0017) このTFTの設設的、図2 (a) に示すように、まずガラス絶録基質1の一主面上にスパッターはによりMo - Ta からなる金属限を成口し、フロトリソグラフィ法によりエッチングして、所定形状のゲートで数2に加工する。つぎにこのゲート侵犯2の形成されたガラス絶録基板1を400℃に加口し、常圧同CVD该により上記ゲート電枢2を図うようにガラス絶録話[1]上に膜図0.3μ0のS10。原からなるほ1のゲート絶録図3を成取する。

【0018】つぎに、後述する枚段式プラズマCVD管 僧により、図2(b)に示すように、上記ゲート絶録日 3などの形成されたガラス絶録基優1を360℃に加口

【0019】つぎに、たとえば枚蒸式プラズマCVD終 10 置により、上記チャネル保護層6の形成されたガラスに 録基板1に膜厚0.05μmのPドープα-Si 膜7を 成膜する。そしてフォトリソグラフィ法によりエッチングして、このPドープα-Si 膜7を所定形状の低抵抗 半導体層に加工するとともに、その下層のα-Si 膜5 およびSi Ni 膜4をそれぞれ所定形状の半導体活径 四、ゲート絶縁層に加工する。つぎにこのガラス絶録 1にスパッター法により1 TOからなる透明導電膜を 成膜し、フォトリソグラフィ法によりこの透明導電膜を エッチングして、ゲート絶縁膜3上の所定位置に画案 29 行11に加工する。

【0020】つぎに上記画条電概11などの形成された ガラス絶縁基板1上に、スパッター法によりCr または Al などからなる金属膜を成膜する。そしてこの金属口 をフォトリソグラフィ法によりエッチングして、図2 (d) に示すように、ソース領域に画素電極10に接位 されたソース電極8を形成するとともに、ドレイン領口 にドレイン電極9を形成する。その役、フォトリソグラ フィ法により、このソース電板8およびドレイン電灯9 をマスクとして、これら電位8.9間のチャネル領域に 30 あるPドープaーSi 膜7を、図2(e)に示すように エッチングにより除去する。その役、上紀ソース電信で およびドレイン電極8の形成されたガラス絶縁基板1上 に、プラズマCVD法により膜障0. 3μα のSI N 膜を成取し、このSIN。膜をフォトリソグラフィ法に よりエッチングして、図 1 に示したように、ソース電灯 7、ドレイン電極8およびこれら電机7、8間のチャネ ル保護層6を配う絶録保護膜を成膜する。

【0021】図3に、上記第2のゲート絶縁層のSI NI 版、半導体活性層のaーSI 版およびチャネル保障型のSI NI 膜の成膜に用いられる枚葉式プラズマCVD装置の一例を示す。この枚葉式プラズマCVD装置は、中央にガラス絶縁基板を搬送する搬送機構が設けられた真空の共通室13を頗及、この共通室13を取開のように、その周囲に4つの反応室14~17と1つの加慮空18と2つの搬出入窗18。20とが配回されたてい

る。その各反応室14~17内には、図4に示すように、高周波電源22に接続された高周波電紅23と対向する接地電紅24が配置されている。この接地電極24位、昇降機和25により高口波電極23に対して接離可能となっている。ガラス絶印基板1は、この接地電極24の高周波電紅23との対向面に固定される。またこの接地電紅24には、固定されたガラス絶縁基板1を所定温度に加鍛するヒーター26が設けられている。また各反応図14~16に位、シラン(S1H。)、水以(図。)、アンモニャ(N

H。)、窒息(N。)、ファスフィン(PH。)、浄化窒素(NF。)、アルゴン(AI)などの成膜またはクリーニング用ガスを供給するガス供給装行2 、および各反応室14~17内を排気するためのルーツプロワーポンプおよびドライボンプからなる排気装置28が付金されている。一方、共通金13、加線金18および緑磁入室19、20には、それぞれが、ガスを供給するガス供給装置および排気装置が付金されている。

【0022】この枚葉式プラズマCVD差目による□2のゲート絶縁層のSIN。□、α-SI 取およびチャネル保護層のSIN。取の成原は、ガラス絶録基板をいずれか一方の撥出入室19変たは20に貸入し、共温回13を介して加熱室18に扱避して加陽する。約30分回熱したのち、再び共通室13を介して、たとえば反応回14に搬送する。そしてこの反応回14の対向電配24上でガラス絶縁基板を330℃に加燥し、プラズマCVD法により順次膜厚0.05μ回のSIN。以(第2のゲート絶縁四)、腹厚0.05μ回のα-SI 取名よび0.3μ回のSIN。以(チャネル保取回)を租門成員することによりおこなわれる。

[0023] この場合、同一成分の第2のゲートを原口のSIN。膜およびチャネル保留口のSIN。原的、それぞれ来1に示す成膜条件で成四する。然にゲート他口層のSIN,膜をガス圧力Pg 3.5 Terr、高周被回口と接地電極との間隔(放電量極間四)Dg 14mで成口するのに対し、チャネル保服口のSIN 腹をガス胚分Pe 2.5 Terr、放電電極間即De 14mで成口し、

Pg · Dg = 6 9 forr · c

Pe . De = 6 O Terr .

と、チャネル保護圏のSIN 膜を成取するとそのガス 圧力Pcと放電電極間隔Dcとの粒Pc・Dcがゲート 絶縁層のSIN、膜をを成取するとそのガス圧力PGと 放電電極間隔Dgとの和Pg・Dgの偽1、2倍として いる。

(13)

		<u> </u>
	ゲート油銀四	チャネル保護口
照 18 (江ボスド 親 (1938) 別	400 2000 3000	400 2000 8000
ガス圧力 (Yose)	8. 5	2, 5
放電電力 M	1500	1500
放電電影問门 (ac)	1. .0	28 43

【0024】なお、上記SIN、 與(第2のゲート絶恐問)、8-SI膜およびSIN、 頭(チャネル保護門)の成膜されたガラス絶縁基板は、共通室12を経て、いずれか一方の搬出入室18または19から搬出される。【0025】また、上記枚葉式プラズマCVD装配では、他の反応室15~176、反応室14と同様に第2のゲート絶縁層のSIN。 鼠、8-SI膜およびチャネル保護層のSIN。 膜を並列的に成膜する。

【0026】ところで、上記のようにガラス絶縁基拠1 の温度を一定にして、ゲート絶縁層のSIN 膜4と同 一成分のチャネル保護層のSIN、膜7とを成膜すると を、チャネル保護層のSIN、膜7を成膜するときの対 ス圧力Pc と故電電極間隔Dc との根Pc ・Dc を、移 2のゲート絶縁層のS1 N, 膜4を成鎖するときのガス 圧力Pg と放電電極間隔Dg との租Pg・Dg よりも大 きくして成膜すると、図5にSIN、膜を成膜すると含 のガス圧力Pと放電電極間隔Dとの租P・Dとエッチン グ速度との関係を示すように、フォトリソグラフィ法に よるSIN。膜7のエッチング速度をSIN。膜4のエ ッチング速度よりも十分に大きくすることができる。し たがって上記のように成譲したのち、フォトリソグラフ イ法によりSIN。 腕7をHFを主成分とするエッチン グ溶液によりエッチングしても、SIN、膜4のエッチ ングを抑制して、所要のチャネル保護層に加工すること がでせる。

【0027】なお、上記実施例では、チャネル保護圏の SIN 膜7を成膜するときのガス圧力Pcと放電電紅 間隔Dcとの根Pc・Dcを、第2のゲート絶景図のS IN, 膜4を成膜するときのガス圧力Pgと放電電紅図 隔Dgとの根Pg・Dgの約1.2倍としたが、このP 38 c · Dc とPg · Dg との関係は、Pc · Dc をPg · Dg の1. 1倍ないし6倍の範囲にすることにより、その結果得られるエッチング速度差により、フォトリソグラフィ法によりSi N 原7をエッチングするとは、Si N、膜4のエッチングを抑制して、所要のチャネルは 遊園に加工することができる。

【0028】つぎに他の実施例について説明する。

《0029》上記実施例では、枚類式プラズマCVD管 関により所定温度に加熱されたガラス絶縁基額にチャネ ル保護層のSIN。膜を成成するときのガス圧力Pc と 放電電極間隔Dc との和Pa ・Da 心、第2のゲート心 緑層のSiN 膜を成膜すると色のガス圧力Pc と放口 電極間隔Dg との粒Pg ・Dg よりも大空くして、同一 温度で成験したが、これらチャネル保取凹のSIN。口 および第2のゲート絶録四のSI N。 収核、寂2に示す ように、ゲート絶象層のSi Ni 腕を成膜すると它の位 塩電極間隔Ds およびチャネル保設門のSi N. 設企成 膜するときの故電電極間短De 心とらた24mと一定に し、ゲート絶縁層のSi Ni 膜を成膜するとをのガス胚 カPg & 1. 5 Torr、チャネル保町川のSi N. 販を庭 鎖するときのガス圧力Pe ひき、5Torrと大心くするだ けでも、チャネル保護園のSIN。 図のエッチング趣意 を第2のゲート絶縁層のSIN。順のエッチング違反点 りも大きくすることがでは、成腹②。 フォトリソグラフ ィ法によりチャネル保証圏のSIR。 瓜?をエッチング するとき、第2のゲート絶像門のSI N。 収のエッジン グを抑制して、所要のチャネル保証門に加工することが res.

【0 8 0 0】 【2至} 9

· . ·	ゲート絶縁層	チャネル保護階
ガス流量 SIH	400	400
(1ccm) NH	2000	2000
· N	3000	3000
ガス圧力 (Terr)	1. 6	2. 5
放電電力	1500	1500
放電電極間隔 (ma)	2 4	24

* 【0031】 本お、上記実施例では、 Pc - Pg = 2. 5Torr - 1. 5Torr = 1 Torr

と、チャネル保護圏のSi N, 膜を成膜するときのガス 圧力Pc を第2のゲート絶縁圏のSi N, 膜を成膜する ときのガス圧力Pg よりも1Torr高くしたが、このSi N, 膜を成膜するときのガス圧力とエッチング速度と は、図6に示す関係にあり、チャネル保護圏のSi N, 膜を成膜するときのガス圧力Pc を第2のゲート絶縁層 のSi N, 膜を成膜するときのガス圧力Pg よりも0. 05Torrないし4Torr高くすることにより、その結果得 られるエッチング速度により、フォトリソグラフィ法に よりチャネル保護圏のSi N, 膜7をエッチングすると き、第2のゲート絶縁圏のSi N, 膜のエッチングを抑 制して、所要のチャネル保護圏に加工することができ る。

【0032】なお、上記各実施例では、アクティブマトリックス型液晶表示素子のTFTについて説明したが、この発明は、a-SI系の密着センサーにも適用可能である。

[0033]

【発明の効果】プラズマCVD法によりゲート総録層。 半導体活性層、ゲート総縁層と同一成分のチャネル保護 層を順次積層成膜する薄膜トランジスタの製造方法において、チャネル保護層を成膜するときのガス圧力Peと 故電電極間隔Dcとの積Pc・Dcをゲート絶録層を成 膜するときのガス圧力Pgと放電電極間隔Dgとの積P g・Dgの1.1倍ないし6倍するか、または、チャネ ル保護層を成膜するときのガス圧力Pcをゲート絶録層 を成膜するときのガス圧力Pgよりも0.05でにない し4Torr高くすると、フォトリソグラフィ法により、チ 50

20 ャネル保護層をエッチング加工するときのエッチング連 度をゲート絶縁層のそれよりも速くすることができる。 それにより、チャネル保護層をエッチング加工すると き、ゲート絶縁層のエッチングを抑制して、十分にエッ チングの選択性を確保することができる。したがって上 記のようにすることにより、ゲート絶縁層、半導体活性 層、ゲート絶縁層と同一成分のチャネル保護層を同一反 応室で成膜しても、所要の菩膜トランジスタを製造する ことができ、その生産性を向上させることができる。

【図面の簡単な説明】

【図1】この発明の一実施例に係るアクティブマトリックス型液晶表示素子のスイッチング素子として用いられる薄膜トランジスタの構成を示す図である。

【図2】図2 (a) ないし (e) はそれぞれ上紀符膜トランジスタの製造方法を説明するための図である。

【図3】この発明の一実施例に係る枚葉式プラズマCV D装置の構成を示す図である。

【図4】上記枚案式プラズマCVD装置の反応室の構成を示す図である。

【図5】プラズマCVD法により空化シリコン膜を成膜 オストキのガスにもとの短期間よの競とエッチング連転

40 するときのガス圧力と電極間隔との積とエッチング速度との関係を示す図である。

【図6】プラズマCVD法により室化シリコン膜を成業 するときのガス圧力とエッチング速度との関係を示す観 である。

【符号の説明】

1…ガラス絶録基板

2…ゲート世種

3…第1のゲート絶録機

4…第2のゲート絶録膜

5…非品質シリコン膜(半導体活性層)


6…チャネル保護層

7…燐ドープ非晶質シリコン膜(低抵抗半導体膜)

8…ソース電極


9 ···トレイン電極 1 0 ··· 絶録保護膜 1 1 ··· 画素電極

【図1】




3: 等10分子上級疾 4: 年20分子及疾 5: 作品間5922級 6: 子水平外保護者


[図3]




【図2】




188.4 Y







(図6]



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
T OTHER.

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.